Új hozzászólás Aktív témák
-
Petykemano
veterán
minden szavaddal egyetértek.
Csak alternatívaként mondom, hogy végső soron elketyegne egy csak picivel erősebb backenddel is az SMT4. Mondjuk úgy, hogy
1 szál: 100%
2 szál: 150% (+50% yield)
3 szál: 175% (+25% yield)
4 szál: 190% (+15% yield)Kicsit hasonlóan ahhz, ahogy a TR2 is elketyegett úgy, hogy 4-ből 2 lapkának volt cask memória elérése és azt majd elvileg a TR3 javítja a chipletekkel, kijöhet úgy az SMT4, hogy nem minden workload esetén igazán hasznos. Azonkívül hát ezek a chipletek elég kicsik. Mennyiből tart mégegyszer duplázni az L3-at?
Vagy továbbmegyek. Az IO lapka már külön szálon fejleszthető:
- lehet 8 helyett 12 DDR4 csatornát beépíteni az IO lapkába? (Ez persze új platformot igényelne )
- lehet az IO lapkát 7nm-en gyártani és teletömni L4$-sel? (Ezzel megőrizhető a platform)Ha ezt esetleg még a DDR5 előtt meg tudnák lépni, akkor az DDR5 az hab lenne a tortán.
Pont úgy, ahogy most szó van arról, hogy a Rome hány PCIe csatornát biztosít és ehhez képest az Intel mennyit. De a Rome PCIe csatornáiának sávszélessége 2x!De egyébként én se tudom eldönteni, hogy amit zen3-nak ismerünk, az vajon az a zen3-e, amiről az SMT4-et pletykálták, vagy pedig az a fejlesztés később érkezik és ez a zen3 csupán egy zen2+.
Találgatunk, aztán majd úgyis kiderül..
Új hozzászólás Aktív témák
- RAM topik
- Battlefield 2042
- Rövid előzetesen a S.T.A.L.K.E.R. 2: Heart of Chornobyl
- Trollok komolyan
- A régi node-okra koncentrál a szankciók miatt Kína
- Samsung Galaxy Watch6 Classic - tekerd!
- Amlogic S905, S912 processzoros készülékek
- TCL LCD és LED TV-k
- Multimédiás / PC-s hangfalszettek (2.0, 2.1, 5.1)
- Autóhifi
- További aktív témák...