Új hozzászólás Aktív témák

• #6 Petykemano veterán Abu85 #4

  Új Válasz 2023-04-05 09:58:03 #6

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  Petykemano

  veterán

  válasz Abu85 #4 üzenetére

  Ha ez ennyire égető kérdés, akkor miért nem HBM?
  Vagy miért nem az IOD-ra szerelt többszintű L4$?

  Mivel a processzor felé továbbra is csak 64bit széles a busz, a tempóelőnyt az adja, hogy a Dara Buffer lényegében párhuzamosan kezeli a ram két oldalát és ő képes tárolni az adatot és így két ciklus alatt fér hozzá a CPU a 128bit adathoz, ami kvázi 2x gyorsabb, mintha kétszer kellett volna a DRAM lapkák felé fordulni.

  Ha ez ennyire egyszerű, és ennyivel jobban megéri, mint pl az IOD-ra szerelt L4$, akkor miért csak 128bit? Miért nem 2x, 4x, 8x, 16x akkora. Lehetne nem csak oldalanként 64bites a buffer, hanem DRAM lapkánként egy-egy 64bites buffer, nem?

  Találgatunk, aztán majd úgyis kiderül..

Új hozzászólás Aktív témák