Új hozzászólás Aktív témák
-
thgergo
tag
Mi köze van a Cooper Lake-P -nek és a Cascade Lake-AP-nek egymáshoz?
Mindkettő a Cascade Lake-SP-nek a fejlesztése de az irány teljesen más:
- Cascade Lake-AP: Valójában egy 4 utas szerver, de egybetokoztak 2 db 28 magos cpu-t, így 2 utasként nevezhető. Azonban nem fogyaszt kevesebbet mint egy valódi 4 utas, sem nem olcsóbb ugyanannyi UPI link kell bele, ráadásul a hűtése is egyedi. Cooper Lake-SP is ugyanez lett volna, de már normál hűtéssel + sockettel, de ez sem mutathatott nagyobb perf/W értékeket. Akkor meg minek az egész ha nem jobb, az ügyfelek továbbra is Cascade Lake-SP-t vesznek, jóval olcsóbban.
- Cooper Lake-P: Duplázott UPI linkek a processzorok közt kevesebb PCIe árán, 4-8 utas szerverekhez, de 2x annyit fogyaszt az interconnect. Eléggé rétegigény, ahol ez számít, és meg is érik az árát mission critical helyeken, pl. HPE Superdome 280... Nem hiszem, hogy bárkinek is eszébe jutott felhőalapú adatközpontokba ilyet tenni Cascade Lake-SP helyett, ahol a sűrűség, hatékonyság és (olcsóság) számít.Nem hiszem, hogy a Cooper Lake-P helyettesítő terméke lett volna a Cascade Lake-AP-nek valaha... Nem Cooper Lake-SP-re gondolt a cikkszerző Cooper Lake-P helyett?
[ Szerkesztve ]
-
-
thgergo
tag
Ebben azt nem értem, hogy az AVX-512 nél miért nem tehető meg, hogy felbontódik két vagy sokkal több órajelciklusra a művelet 64/128 bites egységeken, már a kezdeti bevezetés óta celeronon, pentiumon is. A cél a bináris kompatibilitás lenne, hogy akár emulálva mehetne a kis magokon is, akár 10-ed sebességgel.
Lehet ez szoftveres is, pl. egy preload script az AVX-et tartalmazó részleteket, SSE és más nem optimális műveletre cseréli a futatás előtt. Ez azért szerintem sokkal egyszerűbben menne mint arm->i386 esetén az Apple Rosetta...[ Szerkesztve ]
-