Új hozzászólás Aktív témák

• #128 MasterDeeJay veterán

  Új Válasz 2021-06-11 11:40:42 #128

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  MasterDeeJay

  veterán

  LOGOUT blog

  BCLK ügyében ennyit találtam:
  https://en.wikichip.org/wiki/intel/microarchitectures/skylake_(server)

  DMI/PEG are now on a discrete clock domain with BCLK sitting on its own domain with full-range granularity (1 MHz intervals)
  Elvileg nincs összekötve a pcie-vel

  Viszont ami lényeges bár a szervernél nem csak a cliensnél említik:
  https://en.wikichip.org/wiki/intel/microarchitectures/skylake_(client)
  The BCLK in Skylake has undergone dramatic architectural changes. Considerable effort was dedicated to separating the DMI and PEG (PCIe & Graphics), allowing DMI/PEG to run at their nominal ~100 MHz clock in their own isolated clock domain. This allows BCLK to run at very high speeds (200 MHz+ with upward of 400 MHz+ in LN2). Additionally, while the BCLK is typically supplied by the chipset internal clock generator, it's also possible to supply the clock externally; i.e., motherboard ODMs can potentially take advantage of this and offer their own discrete BCLK control.
  
  Overclocking may involve changing the BCLK frequency. Because a large number of components operate their own clock domains as a multiple of the BCLK, an increase of 10% to the BCLK frequency will result in an increase of 10% to all other components. On Skylake, the PCIe & DMI sit on their own dedicated reference clock.

  Magyarán a bclk-t vagy a chipset állítja elő vagy a lap saját PLL-je. Értelem szerűen amely lapon állítható biosból az saját pll-t használ. Chipset álltal előállított nem tudom hogyan képzeljem el és hogy állítható-e egyáltalán valami regiszterből.

Új hozzászólás Aktív témák