Új hozzászólás Aktív témák

• #5651 Armagedown őstag S_x96x_S #5646

  Új Válasz 2021-08-26 17:05:44 #5651

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  Armagedown

  őstag

  válasz S_x96x_S #5646 üzenetére

  Ez nem történt volna meg, ha nem késik az Amd az am5el.
  DDR5 memóriával architektúraváltás nélkül is pariban lett volna vele.

• #5650 hokuszpk nagyúr S_x96x_S #5646

  Új Válasz 2021-08-26 16:42:13 #5650

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  hokuszpk

  nagyúr

  válasz S_x96x_S #5646 üzenetére

  kihagytad azt a kombot, hogy az I/O die tetejere teszik a VCache -t

  "Intel Core i9-12900K is 12% faster than Ryzen 9 5950X in single-core and 3% faster in multi-core tests"

  az jo, mert akkor csak 100-200 Mhz -t kell tolni az 5950X -en, hogy multiban visszavegye a vezetest, nyolc mag feletti procit meg azert valoszinuleg nem a single core teljesitmeny miatt veszi az emberfia.

• #5648 Petykemano veterán S_x96x_S #5646

  Új Válasz 2021-08-26 14:51:20 #5648

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  Petykemano

  veterán

  válasz S_x96x_S #5646 üzenetére

  > vagy most még csak vegyes konstrukció lesz.
  > pl. a 8 magos chipletből csak 4 magot tunningolnak fel,

  A jelenlegi CCX-ek közösen/megosztottan érik el és használják a L3$-t.
  Az én értelmezésem szerint a V-cache nem L4$ lesz, hanem az L3$ kibővítése.
  De sehogyse értem, hogy miképp lenne megvalósítható, hogy 8-ból 4 mag látja csak a kibővített - v-cache - területet.

  Azt esetleg el tudom képzelni, hogy egy 2CCD-s kialakításban csak az egyik kap v-cache-t. Ez mondjuk a 2 CCD-s Ryzenek esetén talán kevésbé lenne látványos/jelentős lépés, de ha egy Threadripper épülne fel úgy, hogy 4-ből csak 1 kap tornyot az már eléggé a big.LITTLE irányába hatna. És nyilván ahogy mondod, szükség is lenne a megfelelő megkülönböztetésre.

  Ilyenkor az emberek mindig megijednek, hogy na itt ette meg a fene, de hát valahogy eddig is kitalálta a hardver és az ütemező együtt, hogy melyik az a mag, amelyik a legmagasabb frekvenciára tud boostolni és hogy oda akkor mit érdemes ütemezni a maximális teljesítmény elérése érdekében.

  Ezzel együtt én valószínűbbnek tartok egy v-cache méreten alapuló szegmentációt. egy CCD felett 64 v 32

• #5647 HSM félisten S_x96x_S #5646

  Új Válasz 2021-08-26 14:49:37 #5647

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  HSM

  félisten

  válasz S_x96x_S #5646 üzenetére

  "vagy az új 6950X - nél csak az egyik chiplet lesz 3DVcache tunningolt."
  Ennek mutatták be először a prototípusát. [link]

  Érdekes gondolat egyébként, a big-little első megközelítésének is megfelelne. Az ütemező miatt túlzottan nem aggódnék, a CPPC-ből konfigurálható mag-preferencia eddig is adott volt, és a Ryzeneknél eddig is voltak erősebb és gyengébb magok, hiszen nem egyforma volt a magok maximális BOOST órajele, tehát simán SMU-ból is kezelhetőnek tűnik a dolog ahogy jelenleg is.

Új hozzászólás Aktív témák