Új hozzászólás Aktív témák

• #7 Pikari veterán

  Új Válasz 2011-04-06 02:32:21 #7

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  Pikari

  veterán

  PAE vagy nem PAE, egy 32 bites program akkor is 32 bites marad, ha kakast áldozol neki, nem tud többet lemallocolni. Ahol ilyen igények vannak, ott váltani *KELL* 64 bitre, nincs vita, ezvan, punktum.

• #6 P.H. senior tag #65675776 #5

  Új Válasz 2011-03-30 23:54:03 #6

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  P.H.

  senior tag

  válasz #65675776 #5 üzenetére

  Elbeszéltek egymás mellett, a 2. pontban legalábbis.

  "pae-vel az os kezelhet 64 gb ramot, de egy processz továbbra is csak 4 gb-ot címezhet,..." és "Az implementáció hw-es, a proci tud címezni 36 biten" - mindkettő igaz, 4 KiB lapméret esetén.

  PAE a 32 bites virtuális cím leképezése fizikai 36 bites címre; a sima 32 bites x86-címzés 32->32 bitre leképezés, a 64 bites x86-megoldások jelenleg 48 bites virtuális címről 52 bites fizikai címre való leképezések.

  The Intel® 64 and IA-32 architectures define three principal paging modes. The paging mode of a logical processor is determined by the setting of certain bits in certain control registers as follows:
  • If PAE (bit 5) is 0 in control register CR4, paging translates from 32-bit linear addresses to 32-bit physical addresses. (This mode can translate to 36-bit physical addresses, but only for large pages.) This mode is described in more detail in Section 8.2.
  • If CR4.PAE = 1 and LMA (bit 10) is 0 in the IA32_EFER MSR, paging translates from 32-bit linear addresses to 36-bit physical addresses. This mode is described in more detail in Section 8.1.
  • If IA32_EFER.LMA = 1, paging translates from 48-bit linear addresses to 52-bit physical addresses. (Processor Implementations may limit the size of the physical addresses to less than 52 bits. The physical-address width supported is enumerated using CPUID.) This mode is called IA-32e mode. IA-32e mode is available only on processors that support the Intel® 64 architecture.
  Itt (még) elérhető az eredeti Intel leírás egy IA32e ábrával.

  De hogy milyen nagyságú memória címzését és hogyan támogatja x bites CPU, azt minden gyártó a maga módján oldja meg, nem szükséges egymás megoldásait/licenszeit használni ehhez.

• #5 #65675776 törölt tag berVi #4

  Új Válasz 2011-03-30 23:01:01 #5

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  

  #65675776

  törölt tag

  válasz berVi #4 üzenetére

  1. Amikor a PAE megjelent 1995-ben, akkor nagyon is fontos előrelépés volt. Apróság, hogy asztali OS-ekben nem nagyon implementálták XP SP2 előtt, s ott sem a címtartomány kibővítése volt a feladata. Pár év múlva asztali és szerver vonalon valóban kevés lehet, ahova a MIPS64 megy, ott bőven elég lenne a 64GiB is (nem gb) hosszú ideig. (Egyébként megoldható akár a 128GiB címtartomány is.)

  2. Az implementáció hw-es, a proci tud címezni 36 biten. Máshogy nem is tudna működni a dolog...

  c41r0^: A PAE az x86 architektúra kiterjesztése, szóval ha használni akarod, akkor x86 licenc is kell. Gondolom a MIPS-nek ilyen nincs.

• #4 berVi senior tag c41r0^ #3

  Új Válasz 2011-03-30 18:39:57 #4

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  berVi

  senior tag

  válasz c41r0^ #3 üzenetére

  1. a 36 bit az nem érdemi javulás, 4 gb helyett lehet címezni 64 gb-ot, ami 5 év múlva megint kevés lesz, cserébe az os erőlködhet vele (implementációs bugok ftw). na bumm, jól megoldottuk a problémát.

  2. pae-vel az os kezelhet 64 gb ramot, de egy processz továbbra is csak 4 gb-ot címezhet, szóval megint csak na bumm.

• #3 c41r0^ őstag

  Új Válasz 2011-03-30 17:09:10 #3

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  c41r0^

  őstag

  csak részben kapcsolódik, de azért megkérdezem, hogy okuljak:

  Abu - a hírben említed, hogy 4 GB-nál több memória megcímzése miatt kellhet a 64 bit

  ezek szerint a részfeladatot ellátó 32 bites CPU-k memóriacímzése nem 36 bites, mint pl. az X86-os CPU-k esetében a Pentium Pro-tól kezdve? mert ugye az x86 piacon egy 32 bites CPU esetén régóta nem a 4GB-nál több memória megcímzésének lehetősége a korlátozó tényező (a 36 bites memóriacímzésnek köszönhetően), hanem az, hogy az oprendszer támogatja-e annak lehetőségét

• #2 Cs_Laci senior tag

  Új Válasz 2011-03-30 16:51:50 #2

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  Cs_Laci

  senior tag

  Ezt a cikket ebben a formában azért nem értem, mert a Cavium vagy 2009 óta a piacon van a MIPS64-es Octeon processzoraival, a cikk meg úgy hangzik, hogy ez mekkora egy nagy újdonság, és hogy eddig nem volt 64bites MIPS proci.

• #1 ftc nagyúr

  Új Válasz 2011-03-30 10:47:11 #1

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  ftc

  nagyúr

  Gondolom ezeket a 64 biteseket csak a hálózati eszközökbe s tárolókba lesz értelme használni...

  a többi eszközbe amibe MIPS CPU-t raknak többnyire elég a 32 bites is

Új hozzászólás Aktív témák