Új hozzászólás Aktív témák

• #20 dabadab titán bitblueduck #16

  Új Válasz 2013-07-26 13:01:19 #20

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  dabadab

  titán

  válasz bitblueduck #16 üzenetére

  "PAE az nem x86 only tech veletlenul?"

  Hasonlo megoldasok ezer eve vannak, pl. a Commodore 64 is tudott valami hasonlot, hogy a 8 bites buszaval meg tudja cimezni a 64k RAM-ot + 20k ROM-ot + 4k memory mapped IO-t (bar ez termeszetesen tok mas mechanizmussal mukodott, mint az x86-os PAE, de hasonlo celt szolgalt).

• #18 LordX veterán bitblueduck #16

  Új Válasz 2013-07-26 12:11:43 #18

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  LordX

  veterán

  válasz bitblueduck #16 üzenetére

  A Cortex A7 és A15-ben LPAE-nek hívják, 40 bites címzést engedélyez, tehát max 1 TiB. (Processzenként marad a 32 bit.)

  Az ARMv8 utasításkészlet magával hozza az AArch64-et, ahol már 64 bites regiszterek/pointerek vannak, de (az aktuális verzióban egyelőre) az összes címezhető tartomány még mindig "csak" 48 bit. (Mondjuk pont ugyanez van x64-en is, nem 64 bites egyik processzornak sem a teljes címtartománya.)

Új hozzászólás Aktív témák