Új hozzászólás Aktív témák

• #35 #65675776 törölt tag Zull #29

  Új Válasz 2006-10-22 01:45:12 #35

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  

  #65675776

  törölt tag

  válasz Zull #29 üzenetére

  ''mert koztudott hogy minel kisebb a csikszelesseg, [...] kisebb a melegedes, kisebb a TDP, kevesebb a szivargo aram''
  
  Na pont erre volt ellenpélda az intel 90nm-es gyártástechnológiája. Nem véletlenül volt kazán a Prescott és a Smithfield. Az intel ugyanis nem tudott mit kezdeni a szivárgási árammal, emiatt pedig minden elképzelhetőt felűlmúlt a fogyasztás (és ezzel párhuzamosan a TDP). Az AMD-nek szintén 90nm-en két magra volt szükség, hogy egyáltalán meg tudja közelíteni az egymagos Prescott fogyasztását!
  
  A cache méret esetén az a probléma a gondolataiddal, hogy nem minden architektúra érzékeny erre. Hasonlítsd össze a Különféle L2 cache méretű K8 procikat (beleértve a 128KB-os Sempronokat is). Nem fogsz egetrengető különbségeket találni. És bizony ez a helyzet a Core 2 esetén is. Hiába kétszerese a Conroe L2 cache-e az Allendale-ének, átlagosan kevesebb, mint 10% a teljesítménybeli eltérés. (A kulcs a futószalag hossza és sebessége. Ebből a szempontból és emiatt bizonyult zsákutcának a NetBurst, nem véletlenül dobta ki az intel a következő két generációt belőle, és tért vissza a P6 architektúra (tudod: PPro, PII, PIII, majd Pentium M) egy jelentősen továbbfejlesztett változatához.) Márpedig napjaink processzorainak legköltségesebb része pont a nagyméretű on-die cache, azaz az előállítási költségeket nagyban befolyásolja ennek mérete. Ugyanis jelentősen növeli a magméretet (a mag felületének ~50%-át teszi ki tipikusan az L2 cache) és a tranzisztorszámot, ezzeel összefüggésben a fogyasztást. Ráadásul érzékeny a gyártás minőségére. Ezen fog változtatni az AMD által megvásárolt Z-RAM technológia licenc, amivel valószínűleg a K8L L3 cache-e fog készülni [link].

Új hozzászólás Aktív témák