Új hozzászólás Aktív témák

• #508 S_x96x_S addikt lezso6 #506

  Új Válasz 2018-11-07 16:33:52 #508

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  S_x96x_S

  addikt

  válasz lezso6 #506 üzenetére

  >Az eDRAM-ot viszont nagyon nem értem. Miért lenne az jó?

  Cache-nek.
  az IBM's POWER6 CPU -nál már régóta használják.
  https://arstechnica.com/uncategorized/2007/02/8842/

• #507 Petykemano veterán lezso6 #506

  Új Válasz 2018-11-07 16:32:56 #507

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  Petykemano

  veterán

  válasz lezso6 #506 üzenetére

  L4$ két okból lenne hasznos.
  Egyrészt úgy tűnik, hogy a zeppelin esetén a 2 egy lapkán levő CCX között is nagy késleltetés volt. Az IF ugyan kezelte, hogy 2db L3 tömb van, de a másik CCX L3-ból olvasni úgy tűnik nem volt gyors.

  UGyanez igaz most az epyc2-re is. Lehet, hogy egy CPU-nak egy másik CCX-ből kellő adat pont ott van a másik CCX L$-ban és a lokalizációt az IF lekezeli, de mégiscsak gyorsabb lehet, ha a IO lapka vissza adja, mintha át kell nyúlni a másik CCX L3-ába, és onnan vissza az IO-hoz és onnan az eredeti adatkérő cpu maghoz.

  Másrészt segíthet önmagában a memóriaelérés gyorsítótárazásában is.

  Ha jól emlékszem a broadwell használta L4.-ként a eDRAM-ot és némileg hasznára vált
  
  AT

Új hozzászólás Aktív témák