Új hozzászólás Aktív témák

• #6435 Petykemano veterán S_x96x_S #6431

  Új Válasz 2022-02-08 11:26:53 #6435

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  Petykemano

  veterán

  válasz S_x96x_S #6431 üzenetére

  Valaki a AT fórumon azon spekulált, hogy állítlag a Genoa kupak alatti újítása egy olyan dolog lesz, amivel az Intel nem fog rendelkezni a Granite ridge-ig. És szerinte ez az intelnél a Rambo Cache. Aminek az AMD megfelelője nagyjából az Infinity cache.

  A Rambo cache az Intelnél azt a célt szolgálja, hogy "összekösse" a GPU chipleteket
  [link]

  Spekuláció
  Az RDNA3-nál az eddig napfényt látott információk arról szólnak, hogy úgy fogják megoldani a GPU chipletek összekötését, hogy az L3 cache (RDNA2 esetén: Infinity cache) közös, megosztott
  
  [link]

  Erre Coreteks készített egy vázlatot

  

  [link]

  Ez alapján nem lepődnék meg egy ilyen megoldáson:

  

  (Eredeti kép forrása: [link] )

  Ez kiterjedésre kb 2 chipletnek felelne meg. Egy chiplet 70-80mm2. Tehát egy ilyen lapka 150-160mm2 kiterjedésű lenne.
  7nm-en az AMD képes volt 36mm2-be 64MB V-cache-t rakni, tehát ha csak egy szintű, akkor is oldalanként 256MB megosztott L4$-t jelentene. De nem elképzelhetetlen, hogy akár ez is lehet szintezett.

  Persze felmerülhet a kérdés, hogy ennek mi értelme lenne?
  - hiszen grafikán dolgozó GPU esetén sokkal fontosabb az adatmegosztás, mint CPU-k esetén.
  - miért lenne ez jó azzal szemben, ha a szintezettség növelésével inkább az L3$/v-cache-t növelik CCD-nként?

  Hát így hirtelen nem tudom. Nem is állítom, hogy ez minden workload esetén hasznos lenne. De tudtommal a Ponte Vecchio sem grafikára készül és mégis tartalmaz Rambo Cache-t, ami a GPU lapkák kommunikációját segíti.
  Tehát azoknál a workloadoknál, ahol nagy mértékű adatcsere történhet a CCD-k között, ott biztos hasznos, ez nem feltétlenül csak memórián keresztül történhet meg.
  De gondoljunk arra is, hogy a CCD-k esetleg kicserélhetők más chipletre: GPU-ra vagy FPGA-ra. Ha nem csak simán cache méret növekedésben gondolkodunk, hanem heterogén végrehajtóegységek egymás közötti feladatmegosztásának vezérlésében, akkor szerintem egy ilyen cache elkerülhetetlen.

• #6432 Petykemano veterán S_x96x_S #6431

  Új Válasz 2022-02-04 09:09:19 #6432

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  Petykemano

  veterán

  válasz S_x96x_S #6431 üzenetére

  A CXL-lel bővíthető memóriamennyiség is játszhat.
  Nagy dobás lenne ezzel elsőnek kijönni, de talán nem követhetetlen. Nevezhető ez atombombának?

Új hozzászólás Aktív témák