Új hozzászólás Aktív témák

• #16513 FollowTheORI nagyúr Bici #16511

  Új Válasz 2015-07-01 11:57:23 #16513

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  FollowTheORI

  nagyúr

  válasz Bici #16511 üzenetére

  Mivel az intel már meglépte, gondolom ők is meg fogják a következőben.

  ABU:

  
  

  Akkor ez rossz lenne? (**)

• #16512 Abu85 HÁZIGAZDA Bici #16511

  Új Válasz 2015-07-01 11:52:24 #16512

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  Abu85

  HÁZIGAZDA

  válasz Bici #16511 üzenetére

  A közös L3 cache elég rossz ötlet. Az Intel egyszer csinálta a Sandy Bridge esetében, aztán látták, hogy mennyire teleszemeteli a gyorsítótárat az IGP, és a processzormagok teljesítménye a töredékére lassult. Le is tiltották a funkciót. Ami nem működik, azt nem érdemes erőltetni.

  Valószínűtlen. Sokkal nehezebb egy AVX-szel bánni, mint egy GPGPU-val, és az AVX ma 256 bites vektor, míg a GPGPU esetében 2048 bitről van szó. A fejlesztők általános meggyőződése, hogy x86 alatt 128 bitnél nem éri meg továbbmenni. Ahhoz, hogy ennél többet használj assembly kell, és itt jön a specializált kód problémája, amelyet minden hardverváltásnál cserélni kell. Az OpenCL ami valamilyen szinten megoldás, de ott meg az a gond, hogy ha van kódod, akkor GPGPU-n futtatod.

Új hozzászólás Aktív témák