Új hozzászólás Aktív témák

• #2270 S_x96x_S addikt Simid #2266

  Új Válasz 2019-11-30 17:27:23 #2270

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  S_x96x_S

  addikt

  válasz Simid #2266 üzenetére

  > A K17-K19 ...
  > egészen más logika szerint növekedik a számozás?
  
  szerintem elsősorban szoftverek miatt fontos, hogy optimális kódot generáljanak rá.
  ( kivétel a Hygon=K18 ; ahol valószinüleg a politikai okból kapott új számozást )

  Linuxnál ha optimális kódot akarsz generálni, akkor megadhatod az architektúrát .. ( de ekkor a lefordított program már kevésbé lesz hordozható )
  ‐march=znver1
‐march=znver2
‐march=znver3 


  Az AMD közzéteszi majd a ZEN3-as
  - "scheduler model and costs table" -t
  - valamint az új CPU utasításokat
  és akkor a fordítóprogramok és az oprendszer is figyelembe tudja venni.

  pl. a ZEN2-es hir
  https://www.phoronix.com/scan.php?page=news_item&px=GCC-10-Zen2-Scheduler-Model

  "The updated costs table better reflects the "costs" of moving and loading various registers and different instructions compared to Znver1 so the compiler can make wiser decisions for the most efficient usage. With these updated costs to reflect faster multiplication and 256 vector paths, there is better GNU C Library performance in particular and SUSE developer Jan Hubicka noted that the memory copy performance "wins" even for small blocks.
  
  The Zen 2 scheduler model is largely based on the Zen 1 model is refined to better match AMD's new microarchitecture. Hubicka noted though there is little effect on overall performance but I'll certainly be firing off my complete benchmark set shortly."
  

  Ha a ZEN3-asnak egész más típusú L1/L3 cache lesz, akkor kell új "cost table" ..
  mert bizonyos műveletekre más utasítások lesznek az optimálisak.

  Ezen kivül az új architektúrával új utasításokat is bevezethetnek.
  A ZEN2-es ( ‐march=znver2 ) új utasítások
  - Cache Line Write Back (CLWB)
  - Read Processor ID (RDPID)
  - Write Back and Do Not Invalidate Cache (WBNOINVD)
  https://www.phoronix.com/scan.php?page=news_item&px=AMD-znver2-GCC-Patch

• #2267 Fiery veterán Simid #2266

  Új Válasz 2019-11-30 15:01:59 #2267

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  Fiery

  veterán

  válasz Simid #2266 üzenetére

  Nincs ebben kulonosebb logika. Raadasul, hacsak nem rant valami utoset elo a kalapbol az AMD, en kisebb fejlodesre szamitok a Zen 2 --> Zen 3 ugrasnal, mint a Zen+ --> Zen 2 ugrasnal.

Új hozzászólás Aktív témák