Új hozzászólás Aktív témák

• #46353 Abu85 HÁZIGAZDA apatyas #46351

  Új Válasz 2020-04-14 09:18:34 #46353

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  Abu85

  HÁZIGAZDA

  válasz apatyas #46351 üzenetére

  Maximum a kis blokkokat tudod leválasztani.

  Úgy működhet a chiplet, hogy egy vezérlőchipletre és több, közel azonos kis GPU-ra bontod, de kell hozzá az API és az alkalmazásoldali támogatás, különben rossz lesz a hatékonysága. Nem fog csak úgy automatikusan működni, mint a CPU-nál, mert chipletnél már úgy kell megírni az alkalmazást, hogy a munkamenet maradjon chipleten belül. Funkcionálisan lehet majd chipleten kívül is, de ezzel a felépítéssel lesznek majd gyorsan elérhető memórialapkák, és lassan elérhetők. Nyilván nem ugyanaz lesz a sebesség, ha a lassú elérés kell az adat beolvasásához. Ezért kell egy fő vezérlőchiplet.

• #46352 b. félisten apatyas #46351

  Új Válasz 2020-04-13 21:38:54 #46352

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  b.

  félisten

  válasz apatyas #46351 üzenetére

  Erre van terv , az MCM dizájn a zöldeknél vagy a Power architektúrában már létezően az IBM nél. Ott ugye a fabric controller vagy Multicore( MCM) inter fabric szabályozza a cache használatát.
  Hibrid / eltérő típusú memória kezelés több magos felépítésnél a terv pl. az Nvidiánál a Hopper GPU ban.
  Itt az L3 cachet is akár részegységenként is kezelheti egynek egy-egy részegység vagy közösen osztozhatnak rajt vagy külön is kezelheti az egészet a programkód utasítása és igényei szerint .A fabric controller dolga ezt megoldani és szabályozni rugalmasan.lehetséges, hogy egy egy mag a multiGPu ban csak az RT-t fogja gyorsítani, nekikpl jól jön egy nagyobb L3 , dinamikusan majd szabályozva lesz a feladat szerint szerintem.

Új hozzászólás Aktív témák