Új hozzászólás Aktív témák

• #34736 Petykemano veterán stratova #34734

  Új Válasz 2018-02-13 09:11:42 #34736

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  Petykemano

  veterán

  válasz stratova #34734 üzenetére

  Úgy értettem, hogy a "2400G IGP" ábrán nem látom a "két darab ROP blokk található, amelyek tartalmazzák az úgynevezett pixelmotorokat, mégpedig egyenként kettőt,", hanem az ábrán összesen csak 2db pixel engine látható.

• #34735 stratova veterán stratova #34734

  Új Válasz 2018-02-13 08:32:45 #34735

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  stratova

  veterán

  válasz stratova #34734 üzenetére

  Annyi az eltérés, hogy eddig AMD a Tier3 lapkánál ami jelen esetben (Polaris 10 előtte Tonga)
  32 blending és 128 Z mintavételező egységet alkalmazott, noha 4 SE-ben dupla ennyi a maximum, ahogy azzal NV Maxwell óta operál. Mivel azonban AMD-nél eleve 4 SE volt a maximum, amit mát a Tier3 megkapott ellenben ebben viszonylag szabados skálázhatta a CU-k számát, számukra nem volt célszerű a backend duplázása, noha a játékok egy jó része profitálhatott volna belőle.

  Vega 64: 4 SE -> 4 geometriai motor, 4x 16 CU, [4x (16 blending + 64 Z)->64 pix/clk]

  Polaris 10: 4 SE -> 4 geometriai motor, 4x 9 CU, [4x (8 blending + 32 Z)->32 pix/clk]

  Vega M GH:4 SE -> 4 geometriai motor, 4x 6 CU, [4x (16 blending + 64 Z)->64 pix/clk]

  Vega M GH egyben a legkisebb CU számú lapka, aminél lehetséges 64 blending és 256 Z.

Új hozzászólás Aktív témák