Új hozzászólás Aktív témák

• #16 Raymond titán TheVeryGuest #5

  Új Válasz 2005-02-19 22:11:41 #16

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  Raymond

  titán

  válasz TheVeryGuest #5 üzenetére

  Igaz hogy az SPE Local Store nem klasszikus cache, de itt van ujabb info a coherenciarol:
  
  ''Local Store addresses do have an alias in the Power processor address map and transfers to and from Local Store to memory at large (including other local stores) are coherent in the system. As a result a pointer to a data structure that has been created on the Power processor can be passed to an SPE and the SPE can use this pointer to issue a DMA command to bring the data structure into its local store in order to perform operations on it. If after operating on this data structure the SPE (or Power core) issues a DMA command to place it back in non-LS memory, the transfer is again coherent in the system according to the normal Power memory ordering rules. Equivalents of the Power processor locking instructions, as well as a memory mapped mailbox per SPE, are used for synchronization and mutual exclusion.''

• #6 Raymond titán TheVeryGuest #5

  Új Válasz 2005-02-08 14:13:54 #6

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  Raymond

  titán

  válasz TheVeryGuest #5 üzenetére

  XDR memoria - ott a reszletek a slide-okon.
  
  A 256kB SPU RAM-oknak nincs coherenciajuk, ez nem cache hanem az egyeni DSP core-kent mukodo egysegek memoriaja. Az egyik nem latja a masiket. DMA viszont van magukban az SPU-kban igy nincsenek a PPE-re hagyatkozva toltesnel, csak a feladatosztasnal.
  
  Fogyasztas a jelenlegi allapotban 50-70W.
  
  Amugy minden kerdesre ott a valsz a ket linkben a #1-bol...

Új hozzászólás Aktív témák