-
Fototrend
OLVASD VÉGIG ALAPOSAN MIELŐTT ÚJ HOZZÁSZÓLÁST ÍRNÁL!!!
Új hozzászólás Aktív témák
-
robyeger
addikt
Végre eljött ez a nap is
,de szerintem van egy aggasztó probléma:
The original plan was for Socket-AM2+ motherboards to run the L3 cache/NB at a higher frequency than the rest of the chip, unfortunately it looks like AMD wasn't able to make that happen. Currently, the L3 cache/NB on these chips runs at a fixed frequency that's actually lower than the rest of the CPU frequency: 2.0GHz. We tested Phenoms running from 2.2GHz all the way up to 2.6GHz, and in all cases the L3 cache and North Bridge ran at 2.0GHz. We're not sure if this will ever get fixed, but it's somewhat disappointing as it was supposed to be a major reason for upgrading to Socket-AM2+ (but it's good news for current AM2 owners).
Magyarán a 3.6Ghz vagy 3.2Ghz-re tervezett északi híd(NB) és hypertranszport(HTT) frekvencia(ez is hol ezt,hol azt írják
), egyenlőre 2Ghz-re sikeredett, így nagyon lomha a memóriavezérlő és ha még az vesszük, hogy a magok frekije alatt van. Számomra az derült ki, hogy Phenom prociknál az NB és a HTT frekije nem elválaszthatók egymástól, így ha a jövőben magasabb is lesz ez az érték 2Ghz-től, aki régi AM2 deszkában használná, meg kellene neki elégedni ezzel a visszafogott memóriateljesítménnyel. A valóságban mondjuk egy tuning képes deszkánál, mint pl. egy Asus M2R32-MVP eljátszva a szorzókkal és az alapórajelel, könnyedén felhúzható az NB órajele. Talán ezért is jegyzi meg gúnyosan a cikk írója, hogy jó hír az AM2 deszkatulajdonosoknak. Biztos vagyok benne, hogy ez a 2Ghz-es NB órajel, nagyban rontja a Phenom procik összteljesítményét. Sajnos ez van 
-
robyeger
addikt
tovább futtatva a gondolatmenetet, egy vegyes DDR2 és DDR3 kialakítású deszkában a régi prociknak is mennie kell, nem csak az AM3-oknak és mivel az AM3 procik képesek lesznek DDR2 memót kezelni, ha nem változtatnak a feszültség regulátor modellen, akkor akár egy régi AM2 lapban is üzemelniük kell, természetesen HTT v2.0-n és Split Power Planest nélkül. Az egy nagy marketing disznóság lenne és logikátlan is, ha van egy DDR2-t és DDR3-t is kezelő proci és csak külön DDR2 és DDR3 lapok lennének hozzá, szerintem.
-
robyeger
addikt
válasz
#95904256
#2904
üzenetére
utána olvastam, csak olyan nyakatekerten fogalmaznak vagy én nem tudok angolul
, azt írják az AM3 procik fognak működni AM2+ deszkában. De kizárják az egyszerre történő DDR3 és DDR2 támogatást. De ezt csak úgy érthetik véleményem szerint, hogy lesz majd olyan AM3 deszka, ami rendelkezni fog DDR3 és DDR2 foglalattal is, csak a két külön szabványú modul egyidejű mőködése kizárandó, hiszen az Intelnél lévő hybrid memós deszkáknál is így van. -
robyeger
addikt
válasz
Raymond
#2933
üzenetére
legegyszerűbb személyeskedni, de hogy szakmailag beszállnál azon vitába, miszerint egy 939-es 2.4Ghz-es proci dual DDR1-400-al lever egy AM2-es ugyan azon magórajelen dual DDR2-800-al, csak a single DDR2-800 képes maga mögé utasítani, holott Everestben az AM2-es proci dual DDR2-800-al 7GB/sec valós olvasási memoria benchmark eredményt ad vagy még senki nem látta a gyakorlatban egymással közvetlenül kommunikálni a két K8-as magot. Ezek nem kis ellentmodnások, de te ezek felett lazán átsiklasz, szerintem pedig lehet hogy 1x ki kellne bújnod a marketing ábrák mögül.
-
robyeger
addikt
válasz
EQMontoya
#2926
üzenetére
talán nem kéne leragadnod egy lineális olvasási vagy írási maximum értéken, amit az Everestel mérhetsz, összességében nézd amiket előbb felsoroltam.
A tudatlanság nem gyógyíthatatlan betegség.
Rive: ők erőltetik a személyeskedést, de konkrét szakmai magyarázatot rég nem hallottam tőlük -
robyeger
addikt
válasz
Raymond
#2923
üzenetére
Akkor te még azon tévhitben leledzel, hogy a DDR2 memóriák miatt, érik utol a 939-esek az AM2-es procikat. Remélem egyszer megvilágosodsz, segítséget nyújt ehhez: [hammer] és viszgáld(hasonlítsd) össze az 1 és 2magos Athlon64-eket WinRAR, memória behcmark, stb viszonylatban, mind 939, mind AM2 tokozásban, sőt single és dual channel bontásban is. A marketing szlogeneket pedig kerüld.
-
robyeger
addikt
válasz
Raymond
#2906
üzenetére
látom még mindig ködös számodra a K8
[A64 X2 prohardver] vagy pl. [angol
"azonban az egymagos processzoroktól eltérően fontos megemlíteni, hogy az X2-esek esetében a két mag között meg van osztva a memóriavezérlő, vagyis az X2-es által elérhető maximális memória-sávszélesség ekvivalens az egymagos Athlon 64-eknél tapasztalttal", "Shared integrated 128-bit wide memory controller"
Elismerem ez az ábra [marketing kép]elégé össze tudja zavarni az embert, mert a valóságot nem pontosan ábrázolja.
Javaslom neked a Chat.hu-t, ha személyeskedésre vágysz
-
robyeger
addikt
válasz
#95904256
#2904
üzenetére
kösz a doksit
Már az azonos lábszámból lajikusokan is könnyen kikövetkeztethető a nagyobb hasonlóság a DDR3 és DDR2 között, mint a DDR1 és DDR2-nél. Én se állítottam hogy lehetetlen lenne mind2 szabvány megvalósítása 1prociban, de szerintem nem egyszerű mikroprogramozásról van,vélhetőleg bonyolult technikai megvalósításból következő gazdasági okokból vetették el a hybrid megoldást. Marketing szempontból se lenne előnyösebb szétválasztaniuk, ha nem lenne muszáj, hiszen Intel platformon egy különálló chipsetben ez technikailag jóval kisebb probléma, viszont így konkurencia nélkül maradnak hybrid memóriakezelésben. -
robyeger
addikt
enged meg de ezt egy blőd pletykának tartom. A K8-ban is két részre oszlik az IMC, MCT és DCT(DRAM controller)-re. Az nem nagy szám, ha kicserélik K10-nél a DDR2-es DCT, DDR3-ra, de azt feltételezni, hogy mind2 benne van(szerintem még elég férőhely se lenne a számára 65nm,ép eszű költségkihozatallal), sőt rejtve ki se használnák, abszurdum.
790FX csúcslap olyan áron jött ki, mint bármelyik Intel lapkás csúcsdeszka, ez várható volt és szerintem érhető is, mert a Split Power Planes, HTT v.3.0 és a PCIE v2.0 nem nevezhetők bagatel fejlesztéseknek. -
robyeger
addikt
Régen azt terjesztették, hogy a leendő socket AM3 procik képesek lesznek DDR2 és DDR3 memóriák kezelésére is, amit én már akkor nehezen hittem
, persze az elektronikában alig van lehetetlen, minden pénz kérdése. Ahogy látom végleg megdőlt ezen tévhit, mert az AM3 procik csak DDR3 memóriák meghajtására lesznek képesek.
Amúgy ha valaki még nem tudná, már itthon is kapható 790FX chipsetes deszka. -
robyeger
addikt
válasz
laci666
#2518
üzenetére
de, természetesen maradt a prociban, csak míg K8-nál a mag és a memóriavezérlő ugyan azon sebességen működött, addig energiatakarékosság és teljesítménybeli okokból külön választották K10-nél, így egymástól független sebességgel működhetnek, akár dinamikusan követve saját terhelésüket.
(Ez az AMD féle északi híd elnevezés számomra is furcsa, mivel a PCIE még nem oda csatlakozik...) -
robyeger
addikt
válasz
laci666
#2512
üzenetére
thermikus jellemzőkben és árban versenyképesnek tünnek (Intel Q9300/2.5Ghz/6Mb L2/95w - 266$) ,már csak a északi híd(a memóriavezérlő) órajele kérdéses. Ugye az lenne a legjobb ha több lenne,mint a magoknak, de lehet hogy csak későbbi steppingeknél tudják majd elérni.
Ami régebbi teljesítmény tesztről beszéltek, ott az eredeti linkben leírták, hogy 3Ghz-re húzták a Phenom procit az Intelel való órajelegyezőség miatt. -
-
robyeger
addikt
válasz
Oliverda
#2400
üzenetére
szerintem a memóriavezérlő órajelén és azt se hiszem, hogy a memóriavezérlő órajele kisebb lehet bármelyik mag órajelétől
Lehet,hogy csak a későbbi példányok fogják tudni a Independent Dynamic Core és a Dual Dynamic Power Management energiatakarékos eljárásokat,akkor viszont jól írja az Everest,hogy Full Speed. -
robyeger
addikt
válasz
#95904256
#1794
üzenetére
-Azt hogy pl. egy SSE utasítás miként terheli a magokat (milyen mikroutasítások sorozataként hajtja végre a proci) nem tudod befolyásolni, hiába DOS alatt futatod az x86-os utasításaid.
-A magasabb órajel azért kell, hogy a különböző alapórajel és szorzó beállítások között markánsabb transzfer teljesítmény különbség képződjön. Látványos különbségek kellenének, hogy a ''vakok'' számára is tagadhatatlan legyen -
robyeger
addikt
válasz
#95904256
#1789
üzenetére
Hali! Őszintén szólva majdnem a lehető legrosszabb választás ez a proci a teszt szempontjából, először is 2magos és mi 1magra, tehát 1db L2 cache-re szeretnénk vizsgálódni, hiába az affinitás álíthatósága a win alkalmazásokra, sok összetett utasításnál a proci szuverén joga meghatározni a feladatok kiosztását, pl. ezért BIOS szinten se tiltható le a másik mag, másodsorban a 2Ghz elég kevés. A teszt szemponjából az a legjobb, ha minél magasabb az órajel, ezért AM2-nél az Orleans magos 2.4Ghz-es Athlon64 3800+ tünik jó választásnak.
De hangsúlyozom miattam nem kell 1magos procit venned
Mindenkinek: Egyenlőre úgy néz ki nem lesz időm a topic-okat olvasni, ezért ha valaki nyilvános hsz-t intéz hozzám, kérem, hogy a hsz link-jét privát üzenetben is küldje el részemre, előre is köszönöm! -
robyeger
addikt
[link]
add még hozzá a táblázathoz a Windsor magos X2 4800+ és hasonlítsd a 3800-as Oreans maghoz. Ugyan így lehet viszonyítani egymáshoz az azonos magórajelű 1 és 2magos procikat, csak minél kisebb a magórajel annál lustább az XBAR és az IMC is, ezért csökkenek a különbségek is. -
robyeger
addikt
válasz
Zeratul
#1597
üzenetére
Igen zavaró lehet, hogy néha Intelnél is osztottat emlegetnek, pedig a helyes kifejezés egyesített(Unified). Amúgy már írtam itt is, hogy tudtommal pont azért osztották meg az IMCt, mivel a K8 még csak 1db 128bites memóriaműveletben tud gondolkodni, ha pedig külön memóriaműveleteket akarnának a magok végrehajtani, akkor egymásra kellene várniuk, viszont így megosztva viszonylag(protokollt figyelembe véve) egymástól függetlenül tudnak a memóriába dolgozni. K10-nél pl. már 2db 64bites csatornán dolgozik az 1db 128bit helyett.
-
#1601
robyeger
addikt
Balala2007
#1598
robyeger
addikt
válasz
Balala2007
#1598
üzenetére
Üdv! Rég beszéltünk már, még 2006-ban
Kösz a tippet fene gondolta,hogy ilyen is van Olvastam, hogy a Vista különbséget tud tenni a magok között az XP még nem, pl: virtuális-e vagy valós fizikális. Akkor ez azt jelenti, hogy XP alatt is lehet manuálisan kiosztani a magok között a feladatot, de Vista már automatikusan is tudja optimalizálni a feladatkiosztást? Visszakanyarodva az elejére, mi van azokkal a programkódokkal, amik megkerülik az op.rendszer kernelét vagy bizonyos SSE utasítások, ahol a processzor szuverén joga felosztani a feladatokat? Lehet hogy ezért nem lehet tiltani BIOS szinten a másik magot? -
-
robyeger
addikt
válasz
#95904256
#1566
üzenetére
Hali! Igen jól érted milyen tesztekre gondolok. Az alapórajel növelésével az adatelőkészítés(adatbeáramlás) növekszik, magyarán a memóriából gyorsabban érhetők el az adatok, ergo ha nem növeljük a magórajelet a műveletetvégző teljesítménye nem fog növekedni.
Az SRQ(SRI)-t én úgy képzelem el(úgy következtetek), hogy külön buszokkal kapcsolódik az L1 cache-hez és az L2 cache-hez és egyik magórajelen másik alapórajelen működik. Az SRQ egy folyamatvezérlő, kapocs az XBAR(HTT és IMC) és a gyorsítótárak között, ezek különböző órajeleit szorozgatja igazítja egymáshoz. Azt se tudom pl., hogy programozás technikailag leválásztható-e az L2, tehát lehet-e közvetlen L1 és memória közötti kapcsolatot létesíteni az L2 kihagyásával vagy ez x86 utasítás szinten lehetetlen? Hátha te tudod, én 32biten felhagytam az assembly-vel. Nekem jóval több kérdésem van, mint válaszom, de azt látom hogy nem állnak össze a részletek, hiányosak az ismereteink
[Szerkesztve] -
robyeger
addikt
valószínűleg az van, amit te mondasz, hogy gyors egymásutánban váltogatja a magokat és ezek átlaga 50% mutat. Teljesítmény szempontjából 1szálú programnál Core2n ugyan mind1, hogy egyik pillanatban az egyik magra másik pillanatban a másik magra allokálja az alapadatokat a műveletvégzéshez, hiszen az L2 cache közös, viszont K8-nál még ilyen esetben is növekszik a teljesítmény, mert az osztott memóriavezérlő miatt az adatelőkészítés gyorsul 2magnál az 1magos procihoz képest. Csak azt tudom mondani nehéz 1magra tesztelni, 2magos procival. Talán Win98 alatt, ahogy Rive javasolta.
-
robyeger
addikt
most néztem Core2 alatt a WinRAR sebesség tesztjét és hiba kapcsoltam ki a multithreading-et, csak annyi történt, hogy leset a magok terhelése 100%-ról 50% körülire, de attól még mind a két mag ugyan azon a teljesítményen dolgozott, tehát a progi a Conroe-t nem tudta rábeszélni az 1magos feladatvégrehajtásra.
Jutt eszembe csak a Vista kernele képes arra, hogy programozási szinten külön kijelölhetők a magok. Ezt pedig XP alatt csináltam.
[Szerkesztve] -
robyeger
addikt
elméletben vagy ha DOS oprendszert használsz.
A lényeg hogy befolyásolja még a szűz win alatt is. Nem pontos tesztet ad vissza. Másodsorban a transzfer teljesítmény erősen magórajel függő, tehát minél nagyobb annál nagyobb különbségeket lehet produkálni az alapórajel növelésével. pl: 2Ghz-nél 250mhz alapórajel felett már nem hoz teljesítmény növekedést, míg 3Ghz-en 333Mhz-ig is emelkedik.
Ha alaposan nézed, teszteled X2-nél is lehet érzékelni ezt nem tagadom.
[Szerkesztve] -
robyeger
addikt
Azért valamilyen egy magot fullra terhelő programmal jól lehet tesztelni. Hacsak nem néhány % difiről beszélünk. 200 -> 250 MHz-nek ~25% gyorsulást kellene okoznia, ha igazad van.
25% gyorsulás nem lesz természetesen , mert ez elméleti, még a Sandra memória benchmark részénél is lefaragódik ebből. Pedig az csak transzfer teljesítményt mér, hátha még olyan programmal nézzük, ahol nem csak a transzfer, hanem a matematikai műveletvégző teljesítmény is számít, mert ugye azonos magórajelen nem fog tudni gyorsabban összeadni, csak a nagyobb alapórajel miatt hamarabb jutt adatokhoz a műveletvégzéshez. De mivel adódik teljesítmény többlet, bizonyitja azt hogy tényleg történik szorzás a procin belül, nem dísznek van az alapórajel és a szorzó.
Meg irtam már, hogy X2-nél nem tiltható le az egyik mag, nem választható szét tisztán a teljesítmény a magok között, akár milyen 1szálú programmal terheled.
[Szerkesztve] -
-
-
robyeger
addikt
válasz
#95904256
#1535
üzenetére
Ha az én tesztemre gondolsz ahhoz a 2magos procik nem ideálisak, mert nem tudod letiltani az egyik magot, és nem fogod tudni szétválasztani a programok alatt mennyi terhelés éri az egyik és a másik L2 cache-t. Összeadódva pedig egyértelmű, hogy erősebbek. 2magos procit még a szűz win is kihasználhatja valamilyen mértékben, hiába futtatnál rajta pl. WinRAR-t multithreading tiltással. Én miattam ne vegyél 1magos procit, mert nem éri meg
-
robyeger
addikt
válasz
Zeratul
#1531
üzenetére
persze ha emeled az alapórajelet vele együtt nő minden, de ez mellett van 2db szorzónak a procié és a HTT és egy memória osztónk, hogy szabadabban lehessen variálni. Én azonos magórajelekről beszélek, ha pedig a memória sebességét a magórajelből osztással érjük el, akkor a memória frekvenciája nem változik és a magórajelet több féle alapórajel és szorzóból is elő lehet állítani. Már régebben is irtam, hogy a legideálisabb példa a 3200+ Venice DDR500-as memóriával, mert 200x10-n és 250x8 is lehet 1Ghz HTT és 500Mhz-es memória órajelet alkalmazni.
AM2-nél nehezebb úgy megválasztani a dolgokat, hogy Mhz-re pontosan kijöjjön a szabványos HTT vagy memória órajel ez tény, de ezért is javasoltam a legegyszerűbb tesztet, ahol 1magos AM2-nél minden alapon és csak a single vagy dual 800Mhz ram között váltogatunk és így nézve a rendszer összteljesítményét (nagyobb HTT terheléseket leszámítva, amik CPU függetlenek, mint pl: 3D grafika), itt látható, hogy nem tudja szegény kihasználni a dual 800-t.
Amúgy ez mind szabványos beállítás, csak van közte félhivatalos is, ilyen a DDR500 vagy 1magos AM2 prociknál a DDR2-800. Ha abból indulunk ki, hogy egy mag L2 cache az SRQ(SRI)-től csak 6,4GB/sec sávszélel érhető el, akkor érthető az is, hogy az AMD miért csak DDR2-667Mhz-ig igér hivatalos támogatást az 1magos AM2 procijaira. Mert egy dual DDR2-667 ram 10,67MB/sec sávszéleséggel bőven kielégítő.
K7, K8, K10 -nél folyamatosan duplázták a buszszélességeket (32bit,64bit,128bit), ebből következően az L2 cache memória felöli elméleti sávszélességeket is 3200, 6400, 12800 MB/sec-re növelték. Ezért is volt mindig olyan kis különbség az egy és két csatornás megoldások között, pl: 754 / 939 -
robyeger
addikt
válasz
#95904256
#1516
üzenetére
két legszembetünőbb példa:
-kell egy 1magos AM2 proci lehetőleg 2Ghz felett, mert 2Ghz-nél képes 1mag közel a dual 400Mhz-es ram kihasználására, akár hogy növelnék az alapórajelét. pl:
AM2 3800+ (Orleans) és dual 800Mhz-es ram, össze lehet hasonlítani a 200x12 és a(240x10 vagy 266x9 vagy 300x8) a HTT és a memória sebességét megpróbálni minél közelebb a gyári értéken tartani. / Lehet single és dual 800-as ram felállással is tesztelni és viszgálni a kettő közötti teljesítménykülönbséget.
-a legjobb példa a DDR500-as támogatású Venice magok: tehát 3200+ venice-nél 200x10 a proci és 500Mhz-en a memória 5x200 a HTT összehasonlítva 250x8 a procinak szintén 500Mhz a ramnak és 4x250 a HTT-nek. Azért ideális, mert itt minden Mhz-re pontosan azonos HTT és a ram freki is, kivéve a alapórajel és a szorzó, vagy másik a 3800+ venice 208x12, memória 500< felett, HTT 208x5 összehasonlítva 250x10 a procinak memória 500Mhz-en a HTT 4x250-n. Hiába gyorsabb a ram és a HTT valamivel, akkor is a magasabb CPU alapórajelű fog győzni teljesítményben.
Persze ez X2-re is vonatkozik csak ott 1magra kell vetíteni, tehát ha egy programod ki tudja használni mindkét magot, akkor a dual 800-as vagy DDR1-nél a 500Mhz-es ramokat is ki tudja használni.
Nem nehéz észrevenni hogy azonos magórajeleken is teljesítmény növelő hatása lehet az alapórajel növelésének, ebből pedig az következik, hogy a prociban van ami alapórajelen megy van ami magórajelen közte pedig a szorzó. Egyesek viszont azt állítják minden magórajelen megy a prociban és lényegtelen az alapórajel értéke csak a magórajel a meghatározó.
[Szerkesztve] -
robyeger
addikt
sajnos van egy-két féligazságunk, de nem elég hogy összerakjuk a teljes igazságot
Igen vannak akik detto ugyan annak gondolják a kezdetektől, vannak akik az SRI-t az SRQ tovább fejlesztésének tekintik. Ha figyelted az előző hozzászólásokat, én azzal indítottam, hogy kétségbevontam az X-bit lab állítását miszerint a két mag csak a memóriavezérlőn keresztül tud kommunikálni egymással, de a gyakorlat az oroszokat igazolja, gondoljon mindenki amit akar, én személy szerint nem ezt látom fő problémának, hanem azt hogy az 1magos AM2 procik dual 400Mhz-es memóriánál gyorsabbat nem tudják kihasználni, vagy a Venice magoknál bevezetett DDR500-as támogatásnál tapasztaltak, ezekből pedig az következik, hogy az SRQ(SRI)-től az L2 cache csak alapórajelen érhető el. Szívesen fogadom bárki véleményét, aki el tudja magyarázni nekem, hogy hol található a processzor szorzó a K8-ban és miért van ez így a gyakorlatban(az előbb felsoroltak).
#1503: szerintem az L2 cache-t kapcsolják a SRQ-hoz, a kérdés itt hogy hány db 64bites adatbusz megy és milyen órajelen?
[Szerkesztve] -
robyeger
addikt
Csak találtál valamit
2001-es ábrák 2002-es szövegkörnyezetben, és ki tudja utólag módosítottak-e a szövegen. Furcsállom, hogy annak idején a laborok hogy nem figyeltek fel egy ''több magos architektúrára'', persze a kezdetekkor szerintem szó sem volt ''System Request Interface''(SRI)-ről, de ha az AMD 2004-ben azt állítja, hogy mindig is ott volt, [link] legyen, biztos csak én vagyok ilyen szkeptikus, bocs
Azaz érzésem ezekkel a felületes prezentációkkal sokra nem fogunk jutni, hogy pontosabban megértsük, mi is az a processzor szorzó a K8-ban, miért nem képes az 1magos AM2 proci kiaknázni egy dupla csatornás DDR2-800Mhz ramokat?
MOESI: Valahogy az SG-nél se értették: ''Különösebben mélyreható részleteket egyelőre nem árult el erről az AMD, tehát egyelőre az sem tiszta például, hogy szükség esetén hogyan jut el az adat az egyik mag gyorsítótárából a másikéba.''
Szóval csak 2verzió lehetséges vagy hardveres vagy szoftveres a hiányosság. Ha abból indulunk ki, hogy az SRI-n keresztül össze vannak kötve közvetlenül a gyorsítótárak, akkor kizárásos alapon csak szoftveres bibi lehet.
Másodsorban ha pedig azt vesszük hogy alapórajelen közlekednek az adatok az SRQ és az L2 cache között, akkor nem adódik nagy sebesség különbség, hogy átnyulik-e a másik mag gyorsítótárába vagy lemegy inkább a memóriához. A gyakorlati tapasztalatok nem változnak olyanok, amilyenek , 1x csak megtudjuk a részleteket. -
robyeger
addikt
válasz
#64791808
#1477
üzenetére
[link] Igen sajnos az alaplapgyártóknak se volt pontos fogalma DDR1 memória idején a K8 procik működéséről, visszatekintve akkortájt én is a sötétben tapogatóztam, rengeteg zavaró tényező volt(van sanos jelenleg is) De arra megkérnélek, hogy konkrét javaslattal/kritikával gyere, ne általános marketing szlogenekkel.
Állítod: ''A K8-nál a kiindulási alap a magsebesség, ebből osztódik vissza a HTT sebesség, és a memória sebessége.'', pedig ez nem igaz külön szorzója van a HTT-nek és a processzornak is, külön állíthatók, az csak tervezési/működési egyszerűsítés, hogy a processzor és a HTT alapórajele azonos.
[Szerkesztve] -
robyeger
addikt
-Az hogy a processzor milyen mikrokódokra bontja szét a komplex x86 utasításokat lényegében szoftveres, ezt szokták hiba esetén patch-elni alaplapi BIOS frissítésekben és esetenként változtatni egy új stepping megalkotásakor. Ha az AMD azóta nem volt képes megoldani, az X2 magok közvetlen kommunikációját, akkor nagy valószínűséggel nem szoftveres problémáról van szó.
[link]
Hova jutottunk, több magot képzelni a Hammer-be Biztos a hypertransport is 3maghoz kapcsolódik azért számozták be 0,1,2-vel 
Vagy a CPU 0 ugyan fizikálisan nincs ott, de be van tervezve, ezért kapott 0 sorszámot Ez még a kopasznak is hajmeresztő! Az általad említett prezentációban érdekes módon az osztott memóriavezérlőt se ábrázolják/említik, talán azért mert akkor még azt se tudták mi fán terem. Számos cikk született a Hammer megalkotásának idején, mutassál már egy hivatalosat is, amiben a hammer és a multicore szó szerepel! Az igaz, hogy több processzoros rendszerről van szó és annak is tervezték, de több magról akkoriban szó sem volt. Még1x a fenti ábrából szeretnék X2-st látni!
Ha valakinek sikerül magáról levetnie márkarajongását, egyszerű logikával rájöhetne, hogy pl. 2Ghz K8-esetén, ha SRQ felől is 16GB/sec sávszéllel lehetne elérni az L2 cache-t, akkor nem lenne szükség L3 cache-re és dupla buszszélességre.
[Szerkesztve] -
robyeger
addikt
válasz
Raymond
#1473
üzenetére
Az K10-es architektúrát szeretnék megismerni, mikor még a K8-at se ismerjük rendesen, részleteiben
, pedig K7, K8, K10, egymásra épülnek, a következő generáció mindig az előző tovább gondolt verziója.
Szóval erre a szokásos marketing ábrára gondolsz: [link], én ilyen fajta ábrából szeretnék egy 2magost látni [link], ha tudsz ilyet mutatni nagyon megkösszönném , mert sehol nem találtam. 
Amúgy eddig én is azt hittem az SRQ-n keresztül így vagy úgy, most tekintsünk el hogy milyen órajelen folyhat kommunikáció a 2mag között, de a valóságban, amit P.H. is előbbiekben mutatott, még senki nem tudta közvetlen kommunikációra bírni az X2 két magját, egyszerűen a másik mag inkább a memóriából veszi az adatot és nem a szomszéd mag gyorsítótárából. Hiába a marketinges szép ábrák és a dicső himnuszok, hogy magórajeles kommunikációra képesek az X2 magjai, ha egyszerűen a gyakorlatban nem csinálják. Véleményem szerint septiben csak az memóriavezérlőnél illesztették össze a két magot. Valószínűleg egy közös SRQ kifejlesztése sokkal nagyobb energiákat emésztett volna fel és onnan már csak egy apró lépés a közös L3 cache a magok között, amit csak mostanra sikerült kiviteleznie, persze megerősített formában megduplázva a belső busz és cache tárak szélességét.
Javaslom fog egy K8-as gépet és játsz el a proci szorzójával és az alapórajellel, így a gyakorlatban láthatod mi változik a rendszer sebességén.
[Szerkesztve] -
robyeger
addikt
válasz
Raymond
#1469
üzenetére
A Hammer-nél 1mag van!!! (2001-es prezentáció), sajnos eddigi életem során nem láttam X2 prociról teljes blokk sémát, ezért találgatok én is, hogy hol illeszthették össze a két mag struktúráját.
Az L2 cache sebessége lehet, hogy 32GB/sec az L1-től és a közvetlen végrehajtóegységektől nézve, de az SRQ és a memória felől ehhez képest, mint a csiga. Maradjunk annyiban mint a K8-nál a 2mag ki tudja használni a DDR2-800-at, úgy K10-nél 4mag képes lesz 3200Mhz-es DDR3 memória leterhelésére, persze elméletben!
[Szerkesztve] -
robyeger
addikt
válasz
Raymond
#1454
üzenetére
Igen K8-nál az XBAR az IMC, a HTT és az SRQ között 2db 64bites magórajelen futó busz van, de az SRQ és a L2 között 2x2db 64bites busz van, pont azért mert itt alapórajelre lassulunk vissza, viszont feltételezésem szerint az L1 és a TLB az SRQ-hoz már szintén magórajelen kapcsolódik, ezért nem nevezhetjük klasszikus FSB kialakításnak. De ha te szerinted máshol van a processzor szorzója, akkor várom a javaslatodat.
[Szerkesztve] -
robyeger
addikt
Abba úgy látom egyet értünk, hogy a kutya az SRQ és L2 cache környékén van elásva. Én nem hiszem, hogy csak szoftveres akadálya lenne, hogy a magok gyorsítótárai közvetlenül kommunikáljanak, mondjuk a MOESI protokoll lenne a hibás. Szerintem egyszerűen ugyan az motiválta az AMDt, mint az Intelt, akkortájt ''hogy lehet minél gyorsabban összeilleszteni két magot''. Ennek legegyszerűbb módja, ha magok közvetlenül kommunikációját kizárjuk. pedig régen azt hittem az L1 cachek képesek gyors adatcserére a magok között, ha már az L2 lassucska
, hiszen az AMD a magok között magórajeles kommunikációval reklámozza X2 procijait. Viszont a memória sávszél benchmárkokban szó nincs magok közötti kommunikációról, egyszerűen a két mag függetlenül egymástól hoz fel adatokat a memóriából, itt kibukik, hogy maga az L2<->mem átvitel lassabb, mint 6.4GB/sec. Én nem akarom átrajzolni a K8-as ''metszeti'' ábrákat, de ha nem az SRQ-nál van a processzor szorzó, akkor mond meg te hogy hol van?? -
robyeger
addikt
Én is azt hittem az SRQ közös, de az X-bit labs és egyéb írások által, kénytelen voltam átértékelni álláspontom, amúgy az XBAR-tól nem kell félni
-Igen, K8-nál a magórajel leosztásából képződik a memória órajele, én csak azt akartam kifejezni, hogy a GPU függetlenül dolgozhat a CPUtól az alaplapi memóriában. Tehát ha pl. alacsony a CPU magórajele és ezáltal pl. egy 800Mhz-es memóriából valósan kevesebb az általa elérhető sávszél, attól a GPU számára ezen felül is biztosított sávszélesség egészen a memória teljes terhelhetőségéig.
-K10-es DDR3-as kihasználását sávszélességre értettem, a késleltetés már más tészta. -
robyeger
addikt
válasz
Raymond
#1447
üzenetére
1db off hsz erejéig válaszolok a nyelvészeti kérdésedre
:
[link] Ez biztos, hogy magyarul van?, mert én egy kummányit se értek belőle, de könyörgöm el ne magyarázd
Jó vettem a célzást, magyarosan megfogalmazva: ''az L2 gyorsítótárak áteresztő képessége a magok között''
A full duplex és a double pump-ra nem mondtam, hogy teljesen azonosak, csak számszakilag egyezik meg az elméleti sávszélességük.
[Szerkesztve] -
robyeger
addikt
válasz
Raymond
#1445
üzenetére
Ugye azt nem várod el tőlem, hogy a ''hülyeség'' és a ''lepke'' hasonlattól megváltoztatom a véleményem, de mire is?, gondolom majd ha túl leszel a költözködésen kifejted részletesebben is.
Amúgy az a 2db adatút Full duplex vagy ''double pump'' vagy nevezd aminek akarod, de beszélhetünk 4db 64bites adatsínről is, mint a hammer prezentáció 26. oldalán látható ábrán is a CPU és az SRQ között [link], szóval tök mind1, számszakilag ugyan az lesz = 2x2x64/8x200 = 6400 -
robyeger
addikt
-
robyeger
addikt
Feltételezhető, hogy marad a 200Mhz-es alapórajel a K10-nél is, habár ebbe az újabb HTT szabvány is nagyban beleszólhat. Amúgy könnyű kiszámolni, hogy 2db 64bites adatút 200Mhz-en, 6.4GB/sec elméleti sávszélességet biztosít 1db L2 cache számára, ez 400Mhz-es dupla csatornás memóriáknak tökéletesen elég*. Ezért van az, hogy 1magos AM2-es procinak a 800Mhz-es simpla csatornás memória is elégséges, *kivéve a 3D alkalmazásokat, ahol a videó kártya(GPU-ja) a CPUtól függetlenül is emelhet le adatokat az alaplapi memóriából a HTT keresztül, ez processzor szorzótól/alapórajeltől független, (pl: Intelnél az FSBtől).
Ha K10-nél megdublázzák, akkor 12.8GB/sec-re nő az L2 cache koherencia, ami a 800Mhz-es dupla csatornás memóriá sávszélességének felel meg. Ha hozzá veszük a HTT terhelést (grafikus port, IDE, stb...), akkor kiaknázhatók a 1066Mhz-es memóriák is.
Már most meg lehet jósolni, hogy 1db K10-es L2 cache az ennél magasabb DDR3-as frekvenciákkal nem fog tudni semmit kezdeni, nagy kérdés hogy majd a konkurens Intel Nehalem architektúrája ugyan mire fog jutni vele -
robyeger
addikt
Tényleg pedig olvastam a cikket. Majd megpróbálok levelezni orosz barátunkkal, de talán van más is akit érdekel a mondandóm, ezért megosztanám
Szeretem a K8-at, mindig tud új meglepetéssel szolgálni , ezért kezdem a:
2. Akár hogy akarom fordítani tényleg azt jelenti hogy a magok a memória ''buszon'' keresztül kommunikálnak. Eddig azt hittem, hogy az AMD-nél a két K8-as magot az SRQ-nál illesztették(kapcsolták) össze és csak azért csináltak osztott memória vezérlőt, mert a K8 csak 1db 128bites memória csatornát tud használni, és megosztva a vezérlőt a magok függetlenül tudnak egymástól kommunikálni a memó felé, amúgy nem lenne lehetséges, egymásra kellene várniuk. Utána olvastam a MOESI protokollnak és úgy néz ki igaza lesz orosz barátunknak. Amit kihámoztam, hogy a valóságban a két magot kizárólag a memóriavezérlőnél(IMC) illesztették össze, akkor pedig nem lehet egy időben 1magnak, a memóriával és a másik maggal is kommunikálni. Szerintem ez csak késleltetésben jobb a PentiumD megvalósításhoz képest integrált volta miatt, módszerében viszont ugyan olyan primitív. K10-nél már 2x64bitet fognak használni, így 2db független kommunikáció lesz lehetséges.
1. X-bit labs már a Hammer-nél se nagyon ecsetelte a processzor szorzót, sajnos most se tette meg. Hiszen a IMC magórajelen működik és az XBAR-on is olyan sebességgel szaladgálnak az adatok, pont ezért lassúnak nem lehetne nevezni, csak ha útközben ott van az SRQ - L2 cache páros, ahol a szorzó miatt szenvedi el a nagyobb késleltetést.
[Szerkesztve] -
robyeger
addikt
Hali! Csinos összefoglaló, grat
De két dolgot kritizálnék, amiről már régebben eszme cserét is folytattunk:
1. ''Az L2 cache exkluzív szervezésű: nem található meg ugyanaz az adat az L1-ben és az L2-ben egyidőben. A két szint 2 db egyirányú buszon cserél adatot, az egyiken fogad, a másikon küld. K8 esetén mindkét adatút 64 bites, így 8 órajel szükséges egy 64 byte-os egység cseréjéhez '',
-szóval ide nyugodtan oda lehet írni, hogy ez alapórajel, hátha valaki azt hiszi, hogy magórajel, ezért is látszódnak magas késleltetések.
2. ''Látható, hogy az L3-cache jelentős hatással van a magok közti kommunikáció sebességére. Amint korábban kiderült, a korábbi Athlon64 processzorok magjai a memóriabuszon keresztül cserélnek adatokat, nagyban lassítva a közösen módosított adatok cseréjé'',
-nem tudom te mit nevezel memóriabusznak?, de itt nem megy le az adat a memóriavezérlőhöz, sőt még az XBAR-on se halad át, a magok az SRQ keresztül kommunikálnak, maga a szorzás (processzor szorzó) is ezen egységben történik.
[Szerkesztve]
,de szerintem van egy aggasztó probléma:
), egyenlőre 2Ghz-re sikeredett, így nagyon lomha a memóriavezérlő és ha még az vesszük, hogy a magok frekije alatt van. Számomra az derült ki, hogy Phenom prociknál az NB és a HTT frekije nem elválaszthatók egymástól, így ha a jövőben magasabb is lesz ez az érték 2Ghz-től, aki régi AM2 deszkában használná, meg kellene neki elégedni ezzel a visszafogott memóriateljesítménnyel. A valóságban mondjuk egy tuning képes deszkánál, mint pl. egy Asus M2R32-MVP eljátszva a szorzókkal és az alapórajelel, könnyedén felhúzható az NB órajele. Talán ezért is jegyzi meg gúnyosan a cikk írója, hogy jó hír az AM2 deszkatulajdonosoknak. Biztos vagyok benne, hogy ez a 2Ghz-es NB órajel, nagyban rontja a Phenom procik összteljesítményét. Sajnos ez van 
, azt írják az AM3 procik fognak működni AM2+ deszkában. De kizárják az egyszerre történő DDR3 és DDR2 támogatást. De ezt csak úgy érthetik véleményem szerint, hogy lesz majd olyan AM3 deszka, ami rendelkezni fog DDR3 és DDR2 foglalattal is, csak a két külön szabványú modul egyidejű mőködése kizárandó, hiszen az Intelnél lévő hybrid memós deszkáknál is így van.
A tudatlanság nem gyógyíthatatlan betegség.
Vagy a CPU 0 ugyan fizikálisan nincs ott, de be van tervezve, ezért kapott 0 sorszámot 
Amúgy eddig én is azt hittem az SRQ-n keresztül így vagy úgy, most tekintsünk el hogy milyen órajelen folyhat kommunikáció a 2mag között, de a valóságban, amit P.H. is előbbiekben mutatott, még senki nem tudta közvetlen kommunikációra bírni az X2 két magját, egyszerűen a másik mag inkább a memóriából veszi az adatot és nem a szomszéd mag gyorsítótárából. Hiába a marketinges szép ábrák és a dicső himnuszok, hogy magórajeles kommunikációra képesek az X2 magjai, ha egyszerűen a gyakorlatban nem csinálják. Véleményem szerint septiben csak az memóriavezérlőnél illesztették össze a két magot. Valószínűleg egy közös SRQ kifejlesztése sokkal nagyobb energiákat emésztett volna fel és onnan már csak egy apró lépés a közös L3 cache a magok között, amit csak mostanra sikerült kiviteleznie, persze megerősített formában megduplázva a belső busz és cache tárak szélességét.
Új hozzászólás Aktív témák
A topikban az OFF és minden egyéb, nem a témához kapcsolódó hozzászólás gyártása TILOS!
Az ide nem illő hozzászólások topikja:[link]
MIELŐTT LINKELNÉL VAGY KÉRDEZNÉL, MINDIG OLVASS KICSIT VISSZA!!
A topik témája:
Az AMD éppen érkező, vagy jövőbeni új processzorainak kivesézése, lehetőleg minél inkább szakmai keretek között maradva.
- ÁRGARANCIA!Épített KomPhone Ryzen 5 4500 16/32/64GB RAM RTX 3050 6GB GAMER PC termékbeszámítással
- HP ProDesk 600 G4 i3-8100 16GB 512GB 1 év garancia
- 268 - Lenovo Yoga Pro 9 (16IAH10) - Intel Core U9 285HX, RTX 5060
- HIBÁTLAN iPhone 15 128GB Pink-1 ÉV GARANCIA - Kártyafüggetlen, MS4443
- ÁRGARANCIA! Épített KomPhone Ultra 7 265KF 32/64GB RAM RTX 5080 16GB GAMER PC termékbeszámítással
Állásajánlatok
Cég: Laptopműhely Bt.
Város: Budapest