Keresés

Új hozzászólás Aktív témák

  • Petykemano

    veterán

    válasz Cathulhu #35076 üzenetére

    Talán félreérthetően fogalmaztam.

    Azt értem, hogy abu állítása szerint az Infinity fabricnek az a része, amely két lapka epycus összekapcsolását teszi lehetővé a vega10-nek nem része. Vagyis fogalmazzunk úgy, hogy az IF nincs kivezetve. Ez lenne a GMI. Ez nincs, 2 vega10 lapkát nem lehet összekapcsolni IF/GMI-vel Mert nem tartalmazza.

    A kérdésem arra vonatkozik akkor tehát, hogy:

    Vega10 Block diagram

    Most a vega10-ben van 4SE, ugye? Ehhez kapcsolódnak a számítást végző alrendszerek (1 SE = 1 geometrai motor, 16 CU és a végén meghatározott számú pixel engine - nagyjából ezt nevezi gbors mini-gpunak) Ezen most csak azért rugózok, mert szintén gbors által szállított adatok alapján a vega10 szűk keresztmetszetét a geometria vagy a pixel motor adja. De tesztek során is láttuk, hogy azonos órajelen néha nem volt különbség 56 és 64 CU között.
    Na tehát ezt a 4 SE-t kapcsolja össze a parancsprocesszor, meg az ütemező, meg az IWD

    Miközben az egész körül ott az IF az ábra szerint és a display motor meg mittoménmivel a memóriával együtt a kommunikáció már az IF-en keresztül zajlik.

    Namost Abu állítása szerint azért 4 SE van a vegában, mert ez az ideális. Most azt mondja, hogy túl sok tranzisztor kellett volna és ahhoz képest kevés lett volna az elérhető nyereség. Korábban ugyanezt a kérdést a túlzottan nagy memóriasávszélesség igényével indokolta. De ezt most hagyjuk.

    Egyébként mégegyszer idézném a vega whitepapert:

    "“Vega” 10 is the first AMD graphics processor built using
    the Infinity Fabric interconnect that also underpins our
    "Zen" microprocessors. This low-latency, SoC-style
    interconnect provides coherent communication between
    on-chip logic blocks with built-in quality-of-service and
    security capabilities. Because it is a standard across our IP
    portfolio, Infinity Fabric allows us to take a flexible,
    modular approach to processor design. We can mix and
    match various IP blocks to create new configurations to
    serve our customers' needs. In “Vega” 10, Infinity Fabric
    links the graphics core and the other main logic blocks on
    the chip, including the memory controller, the PCI Express
    controller, the display engine, and the video acceleration
    blocks. Thanks to the Infinity Fabric support built into each
    of these IP blocks, our future GPUs and APUs will have the
    option of incorporating elements of the “Vega” architecture
    at will."

    Mégegyszer elmondom: világos, hogy ez nem teszi lehetővé két vega10 lapka összekötését, de a belső kommunikációért már az IF felel.

    Namost lépjünk egyet az időben és képzeljük el azt, hogy például már Vega20-ban benne lesz az IF-en keresztüli külső kommunikációt lehetővé tevő GMI és össze lehet majd kötni két vega20-at. Eddig annyit tudunk, hogy a vega20 szinte majdnem ugyanaz lesz, mint a vega10, csak DP támogatással és kétszeres HBM kapacitással és sávszélességgel (amúgy mi végett? A vega10 talán sávszél limites? Vagy esetleg ez annak beismerése, hogy a vega 10 pixel-engine limites és ahogy gbors is mondta, majdnem jó lenne a dsbr, csak több pixel engne kell hozzá, amihez meg több sávszélessség?)

    Na tehát képzeljü el az IF-fel összekötött 2db vega20 lapkát. Mi az, ami miatt az 1 lapkában a 4 SE pont ideális volt és annál több már pazarlás lett volna, mert nem skálázódik jól a rendszer, DE ha 2 lapkát összekötik és lesz 2x4 SE, akkor már hirtelen kellően jó skálázódást biztosít? Hiszen az IF-nek a lényege, hogy a program egyben, 1 GPU-ként látja mind 8SE-vel rendelkező rendszer.

    (Remélem így már érthető a kérdésem)

Új hozzászólás Aktív témák