Új hozzászólás Aktív témák

• #37798 Abu85 HÁZIGAZDA #26681856 #37788

  Új Válasz 2019-01-11 20:50:35 #37798

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  Abu85

  HÁZIGAZDA

  válasz #26681856 #37788 üzenetére

  A Computex fél éve volt. Azon a ponton nehéz látni, hogy a TSMC milyen kihozatallal tudja gyártani az első 7 nm-es GPU-t. Kb. készülnek a legrosszabbra, ami kezdésnek olyan 60% körüli lehet egy 300+ mm^2-es lapkánál. Így nem érné meg. 80-90%-kal már megéri, főleg ha van elég gyártósor, de ezt fél évvel korábban senki se látja. A 7 nm főleg kockázatos, hiszen az Intel szenved a hasonló karakterisztikájú node-jával EUV nélkül, míg a TSMC simán megoldotta. De ettől a kockázat ott volt. Persze benne van a kamuzás lehetősége is, hiszen nem kell tudnia a konkurenciának, hogy először hozod a 7 nm-t.
  A Siggraph alkalmával biztosan azt mondták, hogy először szerver, aztán a többi. Persze a többit nem részletezték, csak novemberben.

  A gyártástechnológia egyébként nehezen kiszámítható. Rengeteg terv van a gyártóknál, amik fél éves szinten változhatnak. A legtöbbször azt látjuk, hogy majd jön valami, aztán mégse jön, mert nem lehet gyártani, de ritkán előfordul, hogy eredetileg úgy néz ki, hogy nehezen gyártható, aztán javul annyit pár hónap alatt, hogy simán elérhetővé válnak más piacok is. Aztán, ha tudod gyártani jó kihozatallal, akkor miért ne építenél rá terméket a konzumer piacon? Az egész egy megtérülési kérdés. Alacsony kihozatallal kellene az 1000+ dolláros ár, de ha tömeggyártható, akkor mehet az 1000 dollár alatti kategóriákba is. Már csak stratégiailag is megéri, mert lekötöd a TSMC kapacitását, így a konkurensek nehezen jutnak hozzá, aztán megközelítőleg sem lesz annyi adatjuk.

  Itt tudni kell még, hogy amit a TSMC mond előnyt a 7 nm-re, azt egy bitang egyszerű gyűrűs oszcillátorral hozzák. Egy valós lapkával ez első körben szinte sose közelíthető meg. Rengeteg, valós gyártásból származó tapasztalat kell hozzá, hogy második körben közelebb kerülj a bérgyártó által előirányzott számokhoz. Minél jobban közelíted az adott tranzisztorstruktúra határait, annál inkább szükséges a pipe-cleaner. A FinFET bevezetése előtt ezért volt szinte mindig egy lapka 20-30 nm-es osztályon, aztán jött a többi. Erre az utóbbi időben azért nem volt szükség, mert a 12-16 nm-es FinFET könnyen kezelhető, de ez is tart a határ felé, és ilyenkor már nagyságrendekkel nehezebb pipe-cleaner nélkül tervezni. Majd ha jön a GAAFET, akkor ahhoz sem lesz szükség pipe-cleanerre, de ez nagyon messze van még.

  A TPU biztos nem része a szűk csoportnak, mert folyamatosan NDA-t szegtek az utóbbi időkben. Az Anandtechet nem tudom, különösebben nem is érdekel.

Új hozzászólás Aktív témák